现在的位置: 首页CPLD介绍及应用正文

CPLD是什么? CPLD技术介绍

上电排序

MAX IIZ器件针对大量的系统管理功能进行了优化,例如多电压系统上电和系统复位上电排序功能,以及片选信号生成等。这两类应用一般集成在一个非易失、瞬时接通器件中。多电压系统上电排序功能需要采用瞬时接通器件,该器件能马上管理PCB上其他器件的上电顺序。因此,相对于在毫秒量级上电的微控制器,能够在几微秒内上电的CPLD是上电排序功能更好的选择。

  随着电路板密度以及电路板电源层数的增加,上电排序变得越来越复杂。MAX IIZ CPLD能够轻松管理系统复杂程度不同的上电排序。多电源供电支持不同的器件,需要采用控制逻辑来管理每一器件的上电顺序。为确保在上电期间不会出现对总线信号的意外驱动,也需要MAX IIZ器件来控制关键总线信号,直至上电完成。JTAG端口监视上电顺序,存储上电时的错误和信息。它还可以用于在调试阶段设置上电排序断点。

看门狗定时器

很多系统管理应用需要采用定时器。设计人员可能会吃惊地发现CPLD可以用于实现通常由微控制器完成的定时器功能。利用几个分立电容、电阻、二极管和金属氧化物半导体场效应晶体管(MOSFET),设计一个简单但是有效的电阻电容(RC)定时器电路,周期性的对CPLD上电。在图4的实例电路中,设置RC值来建立一个10秒定时器。可以利用三个外部电容(C1、C2和C3)来扩展这一基本定时器,三个电容被用于建立一个简单的非易失二进制计数器。这样,在MAX IIZ EPM240Z CPLD中利用19%的逻辑就可以完全实现从10秒到80秒的间隔周期(2)。

CPLD和微控制器结合使用的实例

  CPLD并不总是和微控制器相竞争。在以下几个例子中,CPLD是微控制器优异的辅助器件。

GPIO引脚扩展

  在常见的通用I/O(GPIO)引脚扩展应用中,设计人员把低成本小型微控制器的可编程功能和CPLD的通用IO资源结合起来使用。CPLD构建一组内部寄存器,微控制器通过I2C或者SPI等串口来访问这些寄存器,使微控制器能够使用现有的I/O资源来扩展其I/O总数量。利用扩展I/O,设计人员还可以使用CPLD进行电平转换,从而提高了CPLD的实用性(3)。

端口管理

  便携式应用设计人员经常需要连接具有不同I/O接口的器件。这一功能被称为桥接,因为采用CPLD来构成不同接口之间的“桥”。这一节介绍三个这样的例子:

串行至串行 – I2C至SPI
串行至并行 – SPI器件(串行)至主处理器(并行)
并行至并行 – 主处理器至CF+
  在每一例子中,有几个原因表明为什么CPLD是优于微控制器的选择。一个原因是微控制器不能有效地提供需要的I/O数量。采用微控制器不一定能满足接口需要的性能。此外,在微控制器中实现这些功能要比在CPLD硬件中复杂得多。

串行至串行转换

  采用CPLD来桥接两种不同的串口:I2C和SPI。这一设计可以在MAX IIZ EPM240Z CPLD中实现,使用了大约43%的逻辑和6个I/O引脚(4)。

串行至并行转换

主处理器和SPI主机的接口,使用CPLD来实现串并转换接口。这个例子建立一个主处理器总线接口和完整的SPI主机,可以在MAX IIZ EPM240Z CPLD中实现,占用了大约30%的逻辑和25个I/O引脚(5)。

并行至并行转换

CPLD被用于桥接两种不同的并口。这一实例实现了Compact FLASH+器件的主处理器总线接口,在MAX IIZEPM240Z CPLD中实现,使用了大约54%的逻辑,以及45个I/O引脚(6)。

传统上,某些微控制器一直是低功耗电子设计人员的唯一“可编程”逻辑选择。然而,随着低功耗CPLD的推出,设计人员在便携式应用上有了新的选择。本白皮书的多个实例介绍了怎样在便携式应用中使用低功耗CPLD来替代或者扩展以前在微控制器中实现的多种功能。结果,低功耗电子设计人员在便携式应用中拥有了另一套解决问题的工具,在设计创新产品时,能更好地选择最佳器件。

在线咨询