现在的位置: 首页CPLD介绍及应用正文

基于DSP和CPLD的宽带信号源的设计

       采用波形存储直读法,即通过对存储的波形采样数据进行数模变换,直接生成模拟信号的一种方法。图1为信号源的系统结构。本信号源可工作于联机和脱机两种方式。联机工作时,波形数据从微机加载,由DSP控制,通过CPLD内的数据通道写入SRAM,经回读、校验后,从SRAM内高速送入到数/模转换器件产生雷达信号。脱机工作时,波形数据可在系统上电时由EEPROM加载,EEPROM中可存放一组波形数据,也可存储多组数据以方便应用。
       在实际系统中,DSP采用TI公司的TMS320F206芯片,EEPROM采用Microchip公司的24LC256 CMOS串行EEPROM。TMS320F206属于定点、静态CMOS数字信号处理器。它采用先进的哈佛结构,具有片内外设、片内存储器及专用的运算指令集,这些特点使得此器件使用灵活方便。24LC256工作电压为2.5V~5.5V,容量为32K×8bit,为两线串行接口总线,标准与I2CTM兼容。SCL为24LC256的时钟输入管脚,SDA为其串行地址/数据输入/数据输出管脚。24LC256提供读顺序地址内容的操作方式,其内部的地址指针在每次读操作完成之后加1,此地址指针允许在一次读操作期间,连续顺序地读出整个存储器的内容。

在线咨询